Design Center


- 15


/p>

 

 

3-8 (. 6.12). IN1 ( ), IN2, IN3 ( ). 0, OUT1=1. IN1 IN2 1, IN3 1, OUT2=1 . . . , 1 true (T) 0 false (F, ); , .

 

UDECODE PLANDC(3,8) ; 3 , 8

+ $G_DPWR $G_DGND ;

+ IN1 IN2 IN3 ;

+ OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7 OUT8 ;

+ PLD_MDL ;

+ IO_STD ; /

+ DATA=B$ ;

* IN1 IN2 IN3

* TF TF TF

+ 01 01 01 ; OUT1

+ 01 01 10 ; OUT2

+ 01 10 01 ; OUT3

+ 01 10 10 ; OUT4

+ 10 01 01 ; OUT5

+ 10 01 10 ; OUT6

+ 10 10 01 ; OUT7

+ 10 10 10 $ ; OUT8

.MODEL PLD_MDL UPLD(...) ;

. 6.12. 3-8,


 

6.4.5.

 

() (ROM, Read Only Memories) (RAM, Random Access ReadWrite Memories).

().

:




- -  - -  - -