Design Center


- 18


+ ENABLE ;

+ AIN3 AIN2 AIN1 AIN0 ; 4

+ BIN3 BIN2 BIN1 BIN0 ; 4

+ OUT7 OUT6 OUT5 OUT4 OUT3 OUT2 OUT1 OUT0 ;

+ ROM_MDL ;

+ IO_STD ; /

+ DATA=X$

* :

* 0 1 2 3 4 5 6 7 8 9 A B C D E F

+ 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ; A=0

+ 00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F ; A=1

+ 00 02 04 06 08 0A 0C 0E 10 12 14 16 18 1A 1C 1E ; A=2

+ 00 03 06 09 0C 0F 12 15 18 1B 1E 21 24 27 2A 2D ; A=3

+ 00 04 08 0C 10 14 18 1C 20 24 28 2C 30 34 38 3C ; A=4

+ 00 05 0A 0F 14 19 1E 23 28 2D 32 37 3C 41 46 4B ; A=5

+ 00 06 0C 12 18 1E 24 2A 30 36 3C 42 48 4E 54 5A ; A=6

+ 00 07 0E 15 1C 23 2A 31 38 3F 46 4D 54 58 62 69 ; A=7

+ 00 08 10 18 20 28 30 38 40 48 50 58 60 68 70 78 ; A=8

+ 00 09 12 1B 24 2D 36 3F 48 51 5A 63 6C 75 7E 87 ; A=9

+ 00 0A 14 1E 28 32 3C 46 50 5A 64 6E 78 82 8C 96 ; A=A

+ 00 0B 16 21 2C 37 42 4D 58 63 6E 79 84 8F 9A A5 ; A=B

+ 00 0C 18 24 30 3C 48 54 60 6C 78 84 90 9C A8 B4 ; A=C

+ 00 0D 1A 27 34 41 4E 5B 68 75 82 8F 9C A9 B6 C3 ; A=D

+ 00 0E 1C 2A 38 46 54 62 70 7E 8C 9A A8 B6 C4 D2 ; A=E

+ 00 0F 1E 2D 3C 48 5A 69 78 87 96 A5 B4 C3 D1 E1$ ; A=F

.MODEL ROM_MDL UROM (...)

 

().

. :




- -  - -  - -