Система схемотехнического моделирования и проектирования Design Center


Цифровые компоненты - часть 5


/p>

 

Временная диаграмма АЦП показана на рис. 6.6. Выходной сигнал АЦП равен ближайшему целому выражения

 

 

где m – количество разрядов.

Если это выражение больше 2

–1, все разряды данных и разряд переполнения примут значение 1. Если оно меньше нуля, разряды данных примут нулевое значение, а разряд переполнения – 1. Таким образом, опорное напряжение устанавливает диапазон входного напряжения АЦП.

Сигнал (импульс) разрешения (convert pulse) может иметь любую, в том числе и нулевую длительность. Если время цикла кодирования tpsd=0, то m разрядов данных и разряд переполнения, не принимая неопределенного состояния, сразу принимают новое значение. Между узлами <опорное напряжение> и <“земля”> включается резистор с сопротивлением, равным 1/GMIN.

Рис. 6.6. Переходные процессы в АЦП


Выборки входных напряжений производятся по переднему фронту импульса разрешения, причем скорость изменения входных напряжений не влияет на результат преобразования.

 

Приведем пример описания 4-разрядного АЦП

 

U3   ADC(4)   $G_DPWR   $G_DGND1   10   0   conv   stat   over

+ out3   out2   out1   out0   DINAM   IO_ADC

.MODEL   DINAM   UADC(

+  tpcsmn=5ns,  tpcsty=8ns,     tpcsmx=10ns,

+ tpsdmn=16ns, tpsdty=20ns,   tpsdmx=22ns,

+ tpdsmn=4ns,    tpdsty=5ns,     tpdsmx=6ns)

.MODEL   IO_ADC   UIO(drvh=50   drvl=50)

 

Многоразрядный ЦАП задается по формату

 

Uxxx DAC(<m>) <список узлов> <модель динамики>

+  <модель вход/выход>

+ [MNTYMXDLY=<выбор значения задержки>]

+ [IO_LEVEL=<уровень модели интерфейса>]

 

Имена узлов перечисляются в <списке узлов> в следующем порядке (рис. 6.7):

 

<+узел источника питания>, <–узел источника питания>, <аналоговый выход>, <опорное напряжение>, <“земля”>, <m-й разряд входного сигнала>, ..., <1-й разряд входного сигнала>

 

Рис. 6.7. Цифро-аналоговый преобразователь

<


- Начало -  - Назад -  - Вперед -