Система схемотехнического моделирования и проектирования Design Center


Функциональное описание цифровых устройств - часть 3


+

+ LF2BAR = { (I21 & ~I22) ^

+    ~( (I11  & I01 & Cn & MBAR) | (I11 & I02 & MBAR ) |  (  I12 & MBAR) | )}

+

+ LF1BAR = { (I11 & ~I12) ^~( (Cn & I01 & MBAR) |  (I02 & MBAR) ) }

+

+ LF0BAR = { I01 & ~I02) ^~(MBAR & Cn) }

+

+ LGBAR = { ~( I32 | (I31 & I22) | (I31 & I21 & I12) |  (I31 & I22 & I11 & I02) ) }

+

+ LCN+4 = { ~LGBAR | (P & Cn) }

+ LPBAR = { ~P }

+ LAEQUALB = { LF3BAR & LF2BAR & LF1BAR & LF0BAR }

 

6.5.2. Задание задержек распространения

 

Примитив PINDLY  позволяет назначить задержки распространения сигналов сложным устройствам.  Один единственный примитив PINDLY позволяет моделировать временные соотношения и выходные характеристики целой интегральной схемы, имеющей в своем составе, в частности, тристабильные вентили. Кроме того, в описание примитива  PINDLY допускается включить спецификации контроля длительностей импульсов SETUP, HOLD, WIDTH, FREQ и GENERAL, которые используются в примитиве CONSTRAINT (см. ниже).

Примитив PINDLY  задается по формату

 

Uxxx PINDLY (<количество путей>,

+  <количество входов разрешения> <количество дополнит. узлов>)

+ <+узел источника питания>  <–узел источника питания>

+ <входной узел 1> . . . <входной узел n>

+ [<узел разрешения 1> . . . < узел разрешения  n>]

+ [<внутренний  узел  1> . . . < внутренний  узел  n>]

+ <выходной узел 1> . . . <выходной узел n>

+  <имя модели вход/выход>

+ [ IO_LEVEL=<уровень модели интерфейса>]

+ [ MNTYMXDLY=<выбор значения задержки>]

+ [ BOOLEAN:

+  <булевское назначение>*]

+ PINDLY:

 +  <назначение задержек>*

+  [TRISTATE:

+              ENABLE  LO  |  HI  <узел разрешения>

+              <назначение задержек>*]

+  [ SETUP_HOLD: <спецификация времен установки/удержания>]

+  [ WIDTH: <спецификация ширины импульса>]




- Начало -  - Назад -  - Вперед -